DDR信號一致性檢測,信號完整性測試,WR數(shù)據(jù)寫測試,對外SI測試實驗室


　　發(fā)展到DDR2，芯片內(nèi)核每次Prefetch 4倍的數(shù)據(jù)至IO Buffer中，為了提高外傳速度，芯片的內(nèi)核時鐘與外部接口時鐘（即DDR芯片的Clock管腳時鐘）不再是同一時鐘，外部Clock時鐘頻率變?yōu)閮?nèi)核時鐘的2倍。同理，DDR3每次Prefetch?8倍的數(shù)據(jù)，其芯片Clock頻率為內(nèi)核頻率的4倍，即JEDEC標(biāo)準(zhǔn)（JESD79-3）規(guī)定的400MHz至800MHz，再加上在Clock信號上、下跳變沿傳輸數(shù)據(jù)，DDR3的數(shù)據(jù)傳輸速率便達(dá)到了800MT/s到1600MT/s。具體到內(nèi)存條速度，我們以PC3-12800為例，其采用的DDR3-1600(上一小節(jié)已經(jīng)提到過，PC3-12800和DDR3-1600其實是同一意思，只PC3-12800指的是DDR的傳輸帶寬為12800MB/s，而DDR3-1600指的是傳輸頻率為1600MHz)芯片核心頻率為200MHz，經(jīng)過Prefetch后在800MHz Clock信號工作頻率的雙邊沿(Double?Data?Rate)作用下，使芯片的數(shù)據(jù)傳輸速率為1600?MT/s，內(nèi)存條每次傳輸64比特或者說8字節(jié)數(shù)據(jù)，1600x8便得到12800MB/s的峰值比特率。


------------------------------------